Benchmark FairFuzz TBF Test-Suite Validator
Tool FairFuzz TC-0.0.2 Tbf Test-suite Validator v1.2
Limits timelimit: 900 s, memlimit: 15000 MB, CPU core limit: 8 timelimit: 10800 s, memlimit: 7000 MB, CPU core limit: 2
Host apollon*
OS Linux 4.15.0-45-generic
System CPU: Intel Xeon E3-1230 v5 @ 3.40 GHz, cores: 8, frequency: 3.8 GHz, Turbo Boost: disabled; RAM: 33546 MB
Date of execution 2019-02-08 09:39:09 CET 2019-02-08 13:22:04 CET
Run set fairfuzz.test-comp19_prop-coverage-error-call.ReachSafety-ECA tbf-testsuite-validator-fairfuzz.test-comp19_prop-coverage-error-call.ReachSafety-ECA
Options --verbose --sequence-file cov-seq.txt -r --stop-after-found-violation --test-suite ../../results-verified/fairfuzz.2019-02-08_0939.logfiles/${rundefinition_name}.${inputfile_name}.files/test-suite.zip
sv-benchmarks/c/ status score program test-suite TS size inspect test-suite cpu (s) wall (s) mem (MB) energy (J) blkio-w (MB) blkio-r (MB) status program test-suite TS size inspect test-suite cov branch cov (%) line cov (%) cpu (s) wall (s) mem (MB) energy blkio-w (MB) blkio-r (MB)
eca-rers2012/Problem03_label09.yml 1 900 830 71 4400 1.8  0     31.5  19.0  .50 .50 58 2.5  0  
eca-rers2012/Problem03_label13.yml 1 900 830 70 2700 1.7  0     33.6  20.7  .52 .51 58 3.2  0  
eca-rers2012/Problem03_label26.yml 12 11 71 56 .80 0     8.86 10.8  .46 .48 57 3.2  0  
eca-rers2012/Problem03_label27.yml 1 900 830 70 2700 1.7  0     42.0  34.5  .73 .72 58 10    0  
eca-rers2012/Problem03_label28.yml 1 900 830 70 2100 1.7  0     42.4  36.0  .85 .89 58 13    0  
eca-rers2012/Problem03_label31.yml 1 900 800 70 7500 1.7  0     41.1  34.6  .84 .85 58 14    0  
eca-rers2012/Problem03_label35.yml 1 900 830 71 3500 1.7  0     43.0  38.3  1.0  1.1  57 19    0  
eca-rers2012/Problem03_label37.yml 21 20 72 75 .80 0     8.86 10.8  .52 .52 57 2.9  0  
eca-rers2012/Problem03_label39.yml 1 900 830 72 2100 1.7  0     43.7  41.0  1.1  1.1  58 20    0  
eca-rers2012/Problem03_label43.yml 1 900 830 71 4400 1.7  0     42.9  36.9  .91 .99 58 14    0  
eca-rers2012/Problem03_label45.yml 1 900 830 71 4000 1.7  0     40.9  32.7  .74 .79 58 9.9  0  
eca-rers2012/Problem03_label50.yml 18 17 70 60 .80 0     8.86 10.8  .48 .48 57 3.2  0  
eca-rers2012/Problem03_label52.yml 1 900 830 70 4000 1.7  0     46.9  46.0  1.3  1.2  58 27    0  
eca-rers2012/Problem04_label04.yml 900 840 130 2600 3.1  0     63.1  52.4  9.3  9.1  110 360    0  
eca-rers2012/Problem04_label06.yml 900 840 130 2800 3.0  0     61.6  50.0  8.8  10    110 330    0  
eca-rers2012/Problem04_label09.yml 26 25 130 160 2.1  .061 10.2  15.9  1.1  1.1  110 8.9  0  
eca-rers2012/Problem04_label13.yml 25 24 130 220 2.1  0     10.2  15.9  1.1  1.1  110 7.0  0  
eca-rers2012/Problem04_label15.yml 900 840 130 2400 3.0  0     63.1  51.7  9.8  9.8  110 370    0  
eca-rers2012/Problem04_label18.yml 900 840 130 2700 3.0  0     60.6  46.3  8.2  10    110 310    0  
eca-rers2012/Problem04_label19.yml 900 840 130 2800 3.1  0     58.2  45.0  8.7  8.5  110 330    0  
eca-rers2012/Problem04_label26.yml 900 840 130 2600 2.5  0     65.7  55.8  10    11    110 410    0  
eca-rers2012/Problem04_label31.yml 32 30 130 190 2.1  0     10.2  15.9  1.1  1.1  110 9.0  0  
eca-rers2012/Problem04_label32.yml 900 830 130 5000 3.1  0     64.8  54.4  11    11    110 420    0  
eca-rers2012/Problem04_label35.yml 900 830 130 5000 2.5  0     62.4  50.9  9.7  9.5  110 380    0  
eca-rers2012/Problem04_label38.yml 900 840 130 2800 3.1  0     60.9  49.4  9.2  11    110 360    0  
eca-rers2012/Problem04_label39.yml 29 28 130 170 2.1  0     10.2  15.9  1.1  1.1  110 10    0  
eca-rers2012/Problem04_label45.yml 900 840 130 4000 3.1  0     66.4  58.7  12    12    110 470    0  
eca-rers2012/Problem04_label52.yml 900 840 130 2900 2.7  .061 61.9  51.6  10    11    110 390    0  
eca-rers2012/Problem04_label55.yml 900 830 130 4400 3.2  0     63.4  54.1  11    12    110 410    0  
eca-rers2012/Problem05_label00.yml 900 840 200 3000 6.2  0     61.6  43.2  30    33    180 1700    0  
eca-rers2012/Problem05_label01.yml 29 28 200 220 5.1  0     11.2  15.7  2.1  2.2  180 17    0  
eca-rers2012/Problem05_label11.yml 900 850 200 3100 5.3  0     63.1  45.1  36    43    180 2500    0  
eca-rers2012/Problem05_label13.yml 900 840 200 4900 6.0  0     65.1  48.2  41    41    180 2500    0  
eca-rers2012/Problem05_label15.yml 900 840 200 2000 6.3  0     62.1  44.4  32    35    180 2000    0  
eca-rers2012/Problem05_label18.yml 900 850 200 3300 6.4  0     62.0  43.6  35    37    180 2100    0  
eca-rers2012/Problem05_label24.yml 30 29 200 240 3.4  0     11.2  15.7  2.2  2.2  180 22    0  
eca-rers2012/Problem05_label26.yml 900 850 200 2500 6.2  0     61.6  43.4  34    39    180 2100    0  
eca-rers2012/Problem05_label30.yml 900 840 200 4000 6.0  0     62.1  42.5  34    40    180 2100    0  
eca-rers2012/Problem05_label32.yml 900 850 200 3400 5.6  .061 61.0  42.0  31    32    180 1800    0  
eca-rers2012/Problem05_label33.yml 900 850 200 2600 4.7  0     61.5  40.7  30    33    180 1700    0  
eca-rers2012/Problem05_label36.yml 29 28 200 260 5.1  0     11.2  15.7  2.1  2.1  180 24    0  
eca-rers2012/Problem05_label37.yml 900 850 200 2800 6.1  0     62.0  43.9  31    34    180 1800    0  
eca-rers2012/Problem05_label38.yml 900 840 200 3000 4.7  0     61.9  43.1  32    34    180 2300    0  
eca-rers2012/Problem05_label39.yml 900 840 200 4100 5.5  0